Verrouillage CMOS (Latch‑Up)

Un état de conduction auto‑entretenu à faible impédance dans des circuits intégrés CMOS provoqué par l’activation de transistors parasitaires p‑n‑p et n‑p‑n (une thyristor parasitaire ou SCR) qui crée un chemin de courant entre les rails d’alimentation ; il est déclenché par injection de charge ou surtension et persiste tant que le courant n’est pas supprimé ou limité, pouvant causer des dommages