Latch‑Up (CMOS‑Latch‑Up)

Engineering & Applied Technologies Dictionary
Ein niederohmiger, selbst-erhaltender Leitungszustand in CMOS‑Integrierten, hervorgerufen durch Aktivierung parasitärer p‑n‑p und n‑p‑n Transistorpaare (einen parasitären Thyristor bzw.