Latch‑Up en CMOS (Verbloqueo)

Un estado de conducción de baja impedancia y autosostenido en circuitos integrados CMOS producido por la activación de transistores parasitarios p‑n‑p y n‑p‑n (un tiristor o SCR parasitario) que crea una ruta de corriente entre las líneas de alimentación; se desencadena por inyección de carga o sobretensión y persiste hasta que se interrumpe o limita la corriente, pudiendo causar daños térmicos o