##  [Latch‑Up (CMOS‑Latch‑Up)](/index.php/de/node/65605) 

  ##  [Latch‑Up (CMOS‑Latch‑Up)](https://engineering.quantumdictionary.io/de/node/65606) 

  

 [![Engineering & Applied Technologies Dictionary](/sites/default/files/styles/large/public/2026-01/Engineering%20%26%20Applied%20Technologies.png.webp?itok=_IKO7_-n)](/index.php/topic-specific-dictionaries/engineering-applied-technologies)



**Engineering & Applied Technologies Dictionary**

 







 

 

 

 



 

 

 

 

Definition

Ein niederohmiger, selbst-erhaltender Leitungszustand in CMOS‑Integrierten, hervorgerufen durch Aktivierung parasitärer p‑n‑p und n‑p‑n Transistorpaare (einen parasitären Thyristor bzw.